3月份，intel、台积电、三星、日月光、amd、arm、高通、google、微软、meta(facebook)等行业巨头联合，推出了
几乎同一时间，中国芯片厂商芯动科技(innosilicon)宣布，率先推出国产自主研发的物理层兼容ucie国际标准的ip2007so太阳集团的解决方案“innolink chiplet”，是国内首套跨工艺、跨封装的chiplet连接2007so太阳集团的解决方案。
根据芯动科技官方最新消息，该方案已经在先进工艺上量产验证成功！
chiplet(小芯片/芯粒)技术的核心是多芯粒(die-to-die)互联，利用更短距离、更低功耗、更高密度的芯片裸die间连接方式，突破单晶片(monolithic)的性能和良率瓶颈，降低大规模芯片的开发时间、成本、风险，实现异构复杂高性能soc的集成，满足不同厂商的芯粒之间的互联需求，达到产品的最佳性能和长生命周期。
intel、amd、nvidia、苹果等新品巨头都有了此类产品，台积电等代工厂商也在推进相关工艺技术，但实现路径、技术标准各不相同。
ucie标准就是把它们统一起来，实现不同ip芯粒之间的高速互联，将芯片设计公司、eda设计厂商、代工厂商、封测厂商等上下游产业链联合在一起。
芯动科技称，自己在chiplet技术领域积累了大量的客户应用需求经验，并且和台积电、intel、三星、美光等业界领军企业有密切的技术沟通和合作探索，两年前就开始了innolink的研发工作，率先明确innolink b/c基于ddr的技术路线，2020年首次向业界公开innolink a/b/c技术。
innolink的物理层与ucie的标准保持一致，成为国内首发、世界领先的自主ucie chiplet2007so太阳集团的解决方案。
innolink chiplet的设计思路和技术特点：
1、业界很多公司认为，chiplet跨工艺、跨封装的特性，会使其面临复杂的信号衰减路径，所以普遍使用serdes差分技术以应对这一问题。
芯动科技则认为，相较于serdes路线，ddr技术更适合chiplet互联和典型应用，而且不同封装场景需要用到不同的ddr技术方案，为此提供基于gddr6/lpddr5技术的高速、高密度、高带宽连接方案。
2、chiplet互连在短距pcb、基板、中介层上连接时，路径短、干扰少、信号完整性好，采用ddr技术路线在延时功耗、带宽密度上更具优势。
3、标准封装使用mcm传统基板作为chiplet互联的介质，成本低特点，是对成本较为敏感的chiplet应用场景首选；interposer中介层等先进封装具备密度高、良品率低、成本高等特点，是对价格不敏感的高性能应用场景首选。
ucie定义正式发布前，innolink-b/c就提前实现了这两种封装场景的应用，验证了对市场前景和chiplet技术趋势的准确判断。
4、针对长距离pcb、线缆的chiplet连接，innolink-a提供基于serdes差分信号的连接方案，以补偿长路径的信号衰减。
5、总的来看，innolink-a/b/c实现了跨工艺、跨封装的chiplet量产方案，同时还提供封装设计、可靠性验证、信号完整性分析、dft、热仿真、测试方案等整套2007so太阳集团的解决方案。
图中显示ucie分为三个层次，分别是protocol layer协议层、die to die adapter互联层、physical layer物理层，其中协议层就是常用的pcie、cxl等上层协议，底层的die to die和phy物理层，则是和innolink同样的实现方式。
最后是innolink chiplet内部实现的基础技术：
18gbps gddr6单端信号量产验证
21gbps pam4 dq眼图
hbm3 6.4gbps高速眼图
全球首个gddr6/6x combo ip量产
32/56g serdes眼图
风华1号4k高性能gpu应用innolink chiplet实现性能翻倍
先进封装信号完整性分析
封装热效应仿真
，面向桌面、服务器市场，分别是中国第一款支持4k高性能信创的桌面显卡gpu、中国第一款服务器级显卡gpu，实现了两大应用场景从0到1的突破。
它实现了国产显卡的多个第一，比如第一次渲染能力达到5-10tflops，第一次图形api达到opengl 4.0以上并能实际演示benchmark，第一次支持多路渲染 编解码 ai服务，第一次支持硬件虚拟化和chiplet可延展，等等。
风华1号的架构授权来自imagination，而且会持续合作，持续获得授权。